衡陽師范學(xué)院碩士研究生入學(xué)考試
《數(shù)字電子技術(shù)》考試大綱
一、試卷結(jié)構(gòu)
1) 試卷成績及考試時(shí)間
本試卷滿分為150分，考試時(shí)間為180分鐘。
2) 答題方式
答題方式為閉卷、筆試。
3) 試卷內(nèi)容結(jié)構(gòu)
數(shù)字電子技術(shù) 100%
4) 題型結(jié)構(gòu)及比例
A. 填空、選擇題： 20%
B. 簡答、論述題： 40%
C. 計(jì)算、分析及設(shè)計(jì)題： 40%
二、考試內(nèi)容與考試要求
1 數(shù)字邏輯概論
（一）考試內(nèi)容
數(shù)制、邏輯運(yùn)算表達(dá)式
（二）考試要求
1) 掌握二進(jìn)制、十六進(jìn)制及其與十進(jìn)制的相互轉(zhuǎn)換
2) 掌握基本的邏輯運(yùn)算關(guān)系
2 邏輯代數(shù)
（一）考試內(nèi)容
邏輯代數(shù)、邏輯函數(shù)的化簡
（二）考試要求
1) 掌握邏輯代數(shù)的基本公式和定律
2) 掌握邏輯函數(shù)的代數(shù)化簡法、卡諾圖化簡法
3 邏輯門電路
（一）考試內(nèi)容
CMOS門電路、TTL門電路
（二）考試要求
1) 理解CMOS、TTL門電路的基本結(jié)構(gòu)和工作原理
2) 理解OD、OC及TSL門的特點(diǎn)及應(yīng)用
4 組合邏輯電路
（一）考試內(nèi)容
組合邏輯電路的分析與設(shè)計(jì)、典型組合邏輯集成組件
（二）考試要求
1) 理解編碼器、譯碼器、數(shù)據(jù)選擇器、加法器的功能及應(yīng)用
2) 掌握組合邏輯電路的分析與設(shè)計(jì)方法
5 鎖存器和觸發(fā)器
（一）考試內(nèi)容
鎖存器、觸發(fā)器
（二）考試要求
1) 理解鎖存器和觸發(fā)器的特點(diǎn)
2) 掌握典型觸發(fā)器的邏輯功能和相互轉(zhuǎn)換
6 時(shí)序邏輯電路
（一）考試內(nèi)容
時(shí)序邏輯電路、時(shí)序邏輯集成電路
（二）考試要求
1) 理解時(shí)序邏輯電路的特點(diǎn)及表示方法
2) 掌握時(shí)序邏輯電路和典型時(shí)序邏輯集成電路的分析和設(shè)計(jì)方法
7 脈沖波形的變換與產(chǎn)生
（一）考試內(nèi)容
單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器、多諧振蕩器和555定時(shí)器
（二）考試要求
1) 理解單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器、多諧振蕩器的特點(diǎn)
2) 理解555定時(shí)器的功能及基本應(yīng)用電路
8 數(shù)模與模數(shù)轉(zhuǎn)換器
（一）考試內(nèi)容
D/A、A/D轉(zhuǎn)換
（二）考試要求
1) 了解D/A、A/D轉(zhuǎn)換的基本方法
2) 理解D/A、A/D轉(zhuǎn)換的概念
三、參考書目
[1]康華光.《電子技術(shù)基礎(chǔ)：數(shù)字部分》（第5版）.高等教育出版社，2006
以上為衡陽師范學(xué)院電子信息部分考試大綱，全部請下載附件或到院校官網(wǎng)查詢！
點(diǎn)擊查看：電子信息
原文標(biāo)題：2021年電子信息碩士專業(yè)課考試大綱
原文鏈接：http://xkjsb.hynu.cn/info/1108/2268.htm
以上就是“2021考研大綱：衡陽師范學(xué)院電子信息2021年碩士專業(yè)課考試大綱”的全部內(nèi)容，更多考研大綱信息，請多多關(guān)注！
